jk9_2机床
www.jk9.org
IC及要求高精度参考定时的DSP等在内的众多信号链路器件,是通信、仪表以及工业应用领域的理想选择。

CDC7005 可接受 3.5 MHz 到 180 MHz 的参考时钟,并要求 VCXO 时钟范围介于 10 MHz~800 MHz 之间以保持同步。通过选择适当的 VCXO、乘以或除以参考时钟,以及从单独可编程除法组合中进行选择,该器件可输出高达 180 MHz 的时钟频率。

CDC7005 可提供五路低扭曲(Skew)的差动输出,并可灵活地选择甚至低于 10 Hz 的最佳 PLL 环路带宽,从而能够从进入的参考时钟清除抖动。集成运算放大器可用于优化具有有源滤波器设计的环路带宽。此外,在无需外部组件的情况下也可编程设置输出相位。

TI 的 CDC7005 时钟合成器现可通过 TI 及其授权分销商进行订购。该器件采用散热性能良好的64引脚超小型 BGA 封装。订购数量为1,000件时,计划单价为13.80美元。(编辑 雁子)
0.39147996902466 s